| 摘要 |
개시하는 발명의 일 양태는, 안정적으로 동작할 수 있는 펄스 신호 출력 회로 및 그것을 포함하는 시프트 레지스터를 제공하는 것을 과제의 하나로 한다. 개시하는 발명의 일 양태의 펄스 신호 출력 회로는, 제 1 내지 제 10 트랜지스터를 가지고, 제 1 트랜지스터 및 제 3 트랜지스터의 채널 길이(L)에 대한 채널 폭(W)의 비(W/L)는 제 6 트랜지스터의 W/L보다 크고, 제 5 트랜지스터의 W/L은 제 6 트랜지스터의 W/L보다 크고, 제 5 트랜지스터의 W/L은 제 7 트랜지스터의 W/L과 동일하고, 제 3 트랜지스터의 W/L은 제 4 트랜지스터의 W/L보다 크게 한다. 이것에 의해, 안정적으로 동작할 수 있는 펄스 신호 출력 회로 및 그것을 포함하는 시프트 레지스터를 제공할 수 있다. |
