| 摘要 |
<p>본 발명은 신호의 지연 시간의 변동을 방지함으로써 스큐를 저감시킬 수 있는 반도체 장치를 제공하는 것을 목적으로 한다. 반도체 장치는, 반도체 기판 상에 형성된 제1 배선층으로 형성되고, 제1 방향으로 배치된 제1 신호선(508)과, 상기 제1 배선층으로 형성되고, 상기 제1 방향으로, 상기 제1 신호선을 사이에 두고 양측에 배치되며, 제1 고정 전위가 부여된 제1및 제2 실드선(509, 510)과, 상기 반도체 기판 상에 형성된 제2 배선층으로 형성되고, 제1 배선 폭 및 제1 배선 간격으로, 상기 제1 방향에 대하여 대략 직교하는 제2 방향으로, 상기 제1 신호선 및 상기 제1 및 제2 실드선의 각각과 일부가 중첩되도록 배치되며, 상기 제1 고정 전위가 부여된 복수의 제3 실드선(701)을 갖는다.</p> |
