发明名称 |
层叠型电子元件以及层叠型电子元件的制造方法 |
摘要 |
本发明涉及层叠型电子元件以及层叠型电子元件的制造方法。层叠型电子元件具备:第一磁性体部、层叠在上述第一磁性体部的低磁导率部、层叠在上述低磁导率部上的第二磁性体部、配置在上述低磁导率部内的、至少一个环状或者螺旋状的线圈、和在上述低磁导率部内用于连接上述第一磁性体部和上述第二磁性体部,贯通上述线圈的内侧地配置的多个柱状磁性体部。 |
申请公布号 |
CN103295731B |
申请公布日期 |
2015.11.18 |
申请号 |
CN201310065296.0 |
申请日期 |
2013.03.01 |
申请人 |
株式会社村田制作所 |
发明人 |
乾真规;福岛弘 |
分类号 |
H01F17/04(2006.01)I;H01F27/24(2006.01)I;H01F27/28(2006.01)I;H01F41/00(2006.01)I |
主分类号 |
H01F17/04(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
舒艳君;李洋 |
主权项 |
一种层叠型电子元件,其中,具备:第一磁性体部;低磁导率部,其层叠在所述第一磁性体部上,包括层叠的多个低磁导率片;层叠在所述低磁导率部上的第二磁性体部;配置在所述低磁导率部内的、至少一个环状或者螺旋状的线圈;多个柱状磁性体部,它们在所述低磁导率部内,将所述第一磁性体部与所述第二磁性体部连接,并贯通所述线圈的内侧地配置,所述多个柱状磁性体部包括多个贯通磁性体,所述多个贯通磁性体分别贯通相邻的低磁导率片;以及多个膜状磁性体部,它们分别夹设在相邻的两个贯通磁性体之间,与贯通磁性体直接接触。 |
地址 |
日本京都府 |