发明名称 |
一种局部总线结构及数据交互方法 |
摘要 |
本发明提供一种用于核电仪控系统的多FPGA之间数据可靠通讯的局部总线结构,包括主FPGA,两个及两个以上从FPGA,所述主FPGA与从FPGA之间通过全双工并行总线传输数据,其特征在于,所述主FPGA和从FPGA为内嵌黑盒IP核的FPGA;所述主FPGA包括设有CRC(循环冗余校验)的数据处理模块,总线数据收发控制器,I/O模块,从FPGA包括设有CRC的数据处理模块,接收数据双口RAM,发送数据双口RAM,I/O模块。采用本发明的总线结构和方法,解决了多FPGA之间的数据可靠通信的问题,还自定义的总线方式,总线控制器自行编写,满足了核电行业不能用黑盒IP的特定要求。 |
申请公布号 |
CN105068955A |
申请公布日期 |
2015.11.18 |
申请号 |
CN201510427270.5 |
申请日期 |
2015.07.20 |
申请人 |
北京广利核系统工程有限公司;中国广核集团有限公司 |
发明人 |
黄松;石桂连;齐敏;张春雷;陈乃奎 |
分类号 |
G06F13/40(2006.01)I |
主分类号 |
G06F13/40(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种用于核电仪控系统的多FPGA之间数据可靠通讯的局部总线结构,包括主FPGA,两个及两个以上从FPGA,所述主FPGA与从FPGA之间通过全双工并行总线传输数据,其特征在于,所述主FPGA和从FPGA为内嵌黑盒IP核的FPGA;所述主FPGA包括设有CRC的数据处理模块,总线数据收发控制器,I/O模块,从FPGA包括设有CRC的数据处理模块,接收数据双口RAM,发送数据双口RAM,I/O模块。 |
地址 |
100094 北京市海淀区永丰路5号院5号楼101 |