三维半导体器件

摘要

本发明提供一种三维半导体器件。该三维半导体器件可包括：模结构，具有间隙区；以及互连结构，包括设置在间隙区中的多个互连图案。该模结构可包括限定互连图案的上表面和下表面的层间模以及限定低于层间模的互连图案的侧壁的侧壁模。

主权项

一种三维半导体器件，包含：基板，包括单元阵列区和连接区；模结构，设置在所述基板上并具有间隙区；以及互连结构，包括形成在所述间隙区中的多个互连图案，其中，所述模结构包括限定所述互连图案的上表面和下表面的层间模以及在所述层间模下面的限定所述互连图案的侧壁的侧壁模，其中每个所述侧壁模在相对于所述基板的垂直方向上位于两个相邻的层间模之间，并且其中所述侧壁模由相对于所述层间模具有蚀刻选择性的绝缘材料形成。