基于FPGA的超多流宽带精准控制模块

摘要

本实用新型涉及一种基于FPGA的超多流宽带精准控制模块，设有若干级缓存器组，相邻两级缓存器组中下级缓存器组的每个缓存器的数据输入端同时与上级缓存器组的N个缓存器的数据输出端连接，不同缓存器所连接的上级缓存器互不相同，最下级缓存器组只有一个缓存器，其余级缓存器组中缓存器的个数分别为其相邻下级缓存器组的缓存器个数的N倍，N为大于或等于2的自然数，所述缓存器采用FIFO，最上级缓存器组中每个缓存器的数据输入端对应连接一个脉冲源。本实用新型能解决超多流多脉冲判断在FPGA布线中产生的延迟问题，又实现了超多流宽带的精准控制。

主权项

一种基于FPGA的超多流宽带精准控制模块，其特征在于设有若干级缓存器组，相邻两级缓存器组中下级缓存器组的每个缓存器的数据输入端同时与上级缓存器组的N个缓存器的数据输出端连接，不同缓存器所连接的上级缓存器互不相同，最下级缓存器组只有一个缓存器，其余级缓存器组中缓存器的个数分别为其相邻下级缓存器组的缓存器个数的N倍，N为大于或等于2的自然数。