主权项 |
ACAS收发主机自检系统,其特征在于,包括接收环路自检子系统与数字信号环路自检子系统,其中,接收环路自检子系统包括JSCPU、编码FPGA、接收机模块、译码模块、FZCPU;所述JSCPU、译码模块、FZCPU、接收机模块分别与编码FPGA连接,译码模块与JSCPU、接收机模块连接,其中JSCPU用于下发C模式闭环自检命令或S模式闭环自检命令给编码FPGA、接收译码数据、根据译码数据判断自检结果、将自检结果传送给FZCPU;编码FPGA用于编码生成标准C模式应答码、标准S模式应答码,并分别向接收机模块和译码模块发送对应的控制信号;接收机模块用于根据控制信号把接收到的标准C模式应答码、标准S模式应答码经数模转换成不同通道的视频幅度信号给译码模块;译码模块用于结合控制信号进行视频幅度信号译码,并将译码数据传送给JSCPU; FZCPU用于接收JSCPU的自检结果,并上报自检结果;数字信号环路自检子系统包括JSCPU、编码FPGA、译码模块、FZCPU;所述JSCPU、译码模块、FZCPU分别与编码FPGA连接,译码模块与JSCPU连接,其中JSCPU用于下发C模式闭环自检命令或S模式闭环自检命令给编码FPGA、接收译码数据、根据译码数据判断自检结果、将自检结果传送给FZCPU;编码FPGA用于编码生成标准C模式应答码、标准S模式应答码,并向译码模块发送控制信息;译码模块用于结合控制信息对标准C模式应答码、标准S模式应答码进行译码,并将译码数据传送给JSCPU; FZCPU用于接收JSCPU的自检结果,并上报自检结果;所述接收环路自检子系统与数字信号环路自检子系统共用JSCPU、编码FPGA、译码模块、FZCPU。 |