存储设备和用于存储单元的内建自测的方法

摘要

本公开的一些实施方式涉及用于半导体存储器的改良的可靠性验证技术。并非仅通过判定存储单元在正常的读/写条件下是否准确存储“1”或“0”来执行BIST测试，本发明的各方面涉及测试单元的读和/或写裕量的BIST测试。在BIST测试期间，读和/或写裕量可以是递增加强直到针对该单元确定故障点。以这种方式，可以识别阵列中的“弱”存储单元，并且如果必要的话可以采取适当的动作来处理这些弱单元。

主权项

一种存储设备，包括：存储单元，包括：一对交叉耦合的反相器，被配置为协同地存储至少一位数据，以及第一和第二存取晶体管，所述第一和第二存取晶体管的各自的源极耦接至所述反相器的相应的输入端；第一和第二位线，第一位线耦接至第一存取晶体管的漏极，并且第二位线耦接至第二存取晶体管的漏极；字线，分别耦接至所述第一和第二存取晶体管的第一和第二栅极；第一和第二位线驱动器，第一位线驱动器耦接至所述第一位线，并且第二位线驱动器耦接至所述第二位线；所述第一和第二位线驱动器被配置为基于将被写入所述存储单元的所预期的数据状态来选择性地有效对于所述第一和第二位线的预定电流脉冲；以及失真电路，耦接至所述第一和第二位线，并被配置为在所述字线有效的同时，向所述第一或第二位线中的至少一条增添电流或从所述第一或第二位线中的至少一条减少电流，从而测试所述存储单元的写裕量或读裕量，其中，所述失真电路包括：预充电电路，耦接至所述第一和第二位线中的至少一条，其中，为了测试所述存储单元的所述写裕量或读裕量，所述预充电电路被配置为向所述至少一条位线传送预定的电荷，并且其中，所述预充电电路包括：下拉电路，耦接至所述第一和第二位线中的至少一条，并且被配置为选择性地向所述第一和第二位线中的至少一条增添电流或从所述第一和第二位线中的至少一条减少电流以测试所述写裕量或读裕量。