POWER FIELD-EFFECT TRANSISTOR AND CORRESPONDING PACKAGE, SYSTEM AND MANUFACTURING METHODS

摘要

전력 FET는, 각각 병렬로 결합된 복수의 소스 컨택부(506a-c) 및 복수의 드레인 컨택부(504a-c)와, 서로로부터 분리된 복수의 게이트 영역들을 갖는 반도체 칩(500)을 포함하는데, 여기서 각 게이트 영역들은 별개의 본드 패드(502a-c)에 연결된다. 전력 FET의 게이트를 독립적인 게이트 영역들로 분할함으로써, 컨트롤러는 FET 중 얼마나 많은 부분을 이용할지를 선택할 수 있다. 전류 부하에 기반하여 전력 FET의 사이즈를 동적으로 선택함으로써, 예를 들면 스위치 모드 애플리케이션을 위한, 동작의 모든 범위에 걸쳐 총 효율이 추가적인 디바이스들 없이도 최적화될 수 있다.