达成在单一晶粒上的复数电晶体鳍部尺度的技术;TECHNIQUES FOR ACHIEVING MULTIPLE TRANSISTOR FIN DIMENSIONS ON A SINGLE DIE

摘要

本发明揭露一种用于达成在单一晶粒或半导体基板上的复数鳍部尺度的技术。在某些情况中，复数鳍部尺度系使用修整蚀刻制程藉由微影蚀刻界定(例如，硬遮罩及图案化)待修整区域、留下未受影响之剩余晶粒来达成。在这些情况中，修整蚀刻仅在鳍部之通道区上执行，亦即当此通道区在置换闸极制程期间重覆曝露时。修整蚀刻可将被修整鳍部之宽度(或诸鳍部之通道区)窄缩例如2至6nm。或者、或是除此之外，修整可以减低鳍部之高度。本技术可包括任意数量之图案化及修整制程，以便在一既定晶粒上达成许多鳍部尺度及/或鳍部通道尺度，其可使用在积体电路及系统晶片(SOC)应用上。