| 发明名称 |
具有作爲蚀刻止档之ＳｉＧｅＣ层之接合之半导体结构;BONDED SEMICONDUCTOR STRUCTURE WITH SIGEC LAYER AS ETCH STOP |
| 摘要 |
本发明揭示一种半导体结构，其利用接合在一起之一第一晶圆(例如，一处置晶圆)及一第二晶圆(例如，一块体矽晶圆)形成。该第二晶圆包含一作用层，其在一些实施例中于该两个晶圆接合在一起之前形成。使用作为一蚀刻止挡之一SiGeC层在与该第一晶圆相对之该作用层之一侧上从该第二晶圆移除一基板。在一些实施例中，接着移除该SiGeC层；但在一些其他实施例中，其保持为一应力引发层。; but in some other embodiments, it remains as a strain-inducing layer. |
| 申请公布号 |
TW201543539 |
申请公布日期 |
2015.11.16 |
| 申请号 |
TW104107775 |
申请日期 |
2015.03.11 |
| 申请人 |
西拉娜半导体美国股份有限公司 SILANNA SEMICONDUCTOR U. S. A., INC. |
发明人 |
法那利 史蒂芬Ａ FANELLI, STEPHEN A. |
| 分类号 |
H01L21/02(2006.01);H01L21/20(2006.01);H01L21/762(2006.01) |
主分类号 |
H01L21/02(2006.01) |
| 代理机构 |
|
代理人 |
恽轶群陈文郎 |
| 主权项 |
|
| 地址 |
美国 US |
