| 发明名称 |
半导体积体电路及其制造方法;METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT FABRICATION |
| 摘要 |
一种半导体积体电路(IC)的制造方法被揭露。高介电常数(high-k)/金属闸极(HK/MG)和导电特征被设置于基板之上，由第一介电层隔离。全域硬罩幕(global hard mask；GHM)层形成于高介电常数/金属闸极(HK/MG)、导电特征和第一介电层之上。第二介电层接着形成于全域硬罩幕(GHM)层之上。藉由使用全域硬罩幕(GHM)层做为一蚀刻停止层，第二介电层被蚀刻以形成第一开口以曝露一部分的高介电常数/金属闸极(HK/MG)，以及第二开口以曝露一部分的导电特征。位于第一开口和第二开口中的全域硬罩幕(GHM)层接着被移除。 |
| 申请公布号 |
TW201543569 |
申请公布日期 |
2015.11.16 |
| 申请号 |
TW103145998 |
申请日期 |
2014.12.29 |
| 申请人 |
台湾积体电路制造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. |
发明人 |
刘昆明 LIOU, KUEN MING;李佳颖 LEE, CHIA YING |
| 分类号 |
H01L21/31(2006.01);H01L21/768(2006.01);H01L21/8234(2006.01);H01L27/088(2006.01);H01L29/49(2006.01) |
主分类号 |
H01L21/31(2006.01) |
| 代理机构 |
|
代理人 |
洪澄文颜锦顺 |
| 主权项 |
|
| 地址 |
新竹市新竹科学工业园区力行六路8号 TW |
