一种可防止改写的非挥发存储器的写保护电路

摘要

本发明属于半导体存储器技术领域，具体为一种可防止改写的非挥发存储器的写保护电路。本发明的写保护电路结构包括：双单元构建的存储位，数据控制逻辑模块，用于根据待写入数据决定开启双单元的左单元还是右单元的写通路；受同一个列选择信号控制的2个列选择晶体管，栅极分别受写控制信号控制的2个写通路控制晶体管，栅极均受预读控制信号控制的2个预读控制晶体管，电流源，比较器，锁存器，写驱动电路，写控制信号产生电路，其输入是写使能信号，其输出一是预读控制信号和写控制信号。本发明还提出针对写保护电路结构的写操作流程。本发明针对基于双存储单元构建存储位的一次编程存储器，可防止恶意或无意的改写破坏，为敏感数据提供了高安全的存储方案。

主权项

一种非挥发存储器的写电路：其特征在于包括：电流源，存储位，数据控制逻辑模块，比较器，写驱动电路，控制信号产生电路，锁存器Latch ，还包括：两个列选择晶体管：第一晶体管、第二晶体管，两个控制晶体管：第三晶体管 、第四晶体管四；两个预读控制晶体管：第五晶体管、第六晶体管，其中：（1）所述存储位，包括一个左存储单元、一个右存储单元，所述左存储单元和右存储单元受同一个行选择信号控制；所述左存储单元和右存储单元，当同时处于非导通态时，所述存储位处于初始状态；当一个被编程处于导通态，另一个处于非导通态时，存储位正常存储一个比特数据位；当左存储单元和右存储单元同时处于导通态时，则存储位存储的是无效数据；（2）所述两个列选择晶体管：第一晶体管、第二晶体管，其栅极受同一个列选择信号控制；第一晶体管和第二晶体管分别串联在左存储单元所在的左位线、右存储单元所在的右位线上；（3）所述数据控制逻辑模块，其输入一是写入数据，输入二是来自写驱动电路，经过串联的第三晶体管、第四晶体管的写驱动信号，输出一连接第一晶体管、左位线，输出二接第二晶体管、右右位线；其功能是，根据写入数据是0还是1，选择将写驱动信号传递给左位线还是右位线；（4）所述两个预读控制晶体管：第五晶体管、第六晶体管，其栅极均受预读控制信号PreRD控制；所述第五晶体管作为开关，一端连接到左位线，另一端连接在预读电压信号Vpre节点；所述第六晶体管作为开关，一端连接到右位线，另一端连接在预读电压信号Vpre节点；（5）所述电流源，其提供固定电流输出，施加在预读电压信号Vpre节点上；在预读控制信号PreRD有效时，其电流输出经过第五晶体管、第六晶体管施加到左位线和右位线上；（6）所述比较器，其输入一是预读电压信号Vpre，输入二是参考电压Vref，如果Vpre>Vref，则输出高电平，如果Vpre<Vref，则输出低电平；（7）所述锁存器Latch ，其输入是比较器的输出，其输出是锁存后的比较器的输出结果Vcom；（8）所述两个控制晶体管：第三晶体管 、第四晶体管 ，其中，第四晶体管 栅极受锁存器Latch 的输出Vcom控制；第三晶体管栅极受写控制信号Wctrl控制；（9）所述写驱动电路，用于产生对左存储单元或右存储单元进行写操作的驱动信号，经过第三晶体管、第四晶体管、数据逻辑控制模块、第一晶体管和第二晶体管，施加到存储位上，根据数据逻辑控制模块的控制，决定电压具体施加到左存储单元还是右存储单元上；（10）所述控制信号产生电路，其输入是写使能信号WE，其输出一是预读控制信号PreRD，另一是写控制信号Wctrl；其功能是，写使能信号WE有效是，先生成PreRD有效，开启预读阶段，得到预读结果后，关闭PreRD有效，开启写控制信号Wctrl信号，开始进行写操作。