一种带有失调校正功能的高速比较器

摘要

本发明提供一种带有失调校正功能的高速比较器，包括比较模块、失调校正模块和时钟模块；其中，比较模块用于完成输入信号的比较功能；校正模块以注入电流的方式消除高速比较器的失调电压；失调校正模块在高速比较器正常转换前进行校正；校正开始后，逐次逼近逻辑控制电流源阵列根据比较器的输出结果，向预放大锁存级注入电流，降低比较器的失调；校正完成后，高速比较器进入正常工作模式；时钟模块分为比较模块时钟电路和校正模块时钟电路，前者用于生成控制比较模块各级的时钟信号，后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟，降低了时序复杂度，能达到更高的工作频率，在同等工作频率下具有更低的功耗。

主权项

一种带有失调校正功能的高速比较器，其特征在于，包括比较模块、失调校正模块和时钟模块；其中，比较模块用于完成输入信号的比较功能，包括依次级联的预放大锁存级，二次锁存级和RS锁存级；校正模块采用前台校准，以注入电流的方式消除高速比较器的失调电压，注入电流的大小由逐次逼近逻辑根据校正过程中高速比较器的输出结果决定；失调校正模块在高速比较器正常转换前进行校正，逐次逼近逻辑中包含触发器，用于记忆失调电压的极性以决定注入电流的极性；校正开始后，逐次逼近逻辑控制电流源阵列根据比较器的输出结果，向预放大锁存级注入电流，降低比较器的失调；校正完成后，高速比较器进入正常工作模式，高速比较器的输入信号作用于预放大锁存级，预放大锁存级由预放大子模块和一次锁存子模块组成，预放大子模块和一次锁存子模块由反相时钟控制交替工作，预放大子模块完成对信号的初步放大、一次锁存子模块完成初步锁存的功能；预放大锁存级的输出信号作用于二次锁存级，二次锁存级对预放大锁存级进行初步锁存的输出信号进行二次锁存，使信号摆幅达到轨对轨水平；二次锁存级的输出信号有效脉冲宽度低于半个时钟周期；RS锁存级对二次锁存级的输出信号进行再次锁存，延长信号脉冲的有效宽度，使其接近一个时钟周期，RS锁存级的输出结果作为比较器的最终输出，同时作为比较器失调校正模块的输入；时钟模块分为比较模块时钟电路和校正模块时钟电路，前者用于生成控制比较模块各级的时钟信号，后者用于生成控制校正模块的时钟信号。