| 发明名称 | 同步逻辑电路 | ||
| 摘要 | 本发明涉及同步逻辑电路，具体涉及降低功率需求的这类电路。公开的本发明实施例包括一种同步逻辑电路(200，1100)，包括：输入模块(201)；输出模块(202)；判决逻辑模块(203)，连接在输入和输出模块之间，并被配置为依赖于从输入和输出模块提供的当前输入状态(206，207)，向输出模块提供下一输出状态(210)；时钟模块(204)，连接到输入和输出模块，并被配置为提供用于同步输入和输出模块的操作的时钟信号；以及输入检测模块(211)，连接到输入模块，并被配置为当检测到提供至输入模块的输入(208)的改变时，向时钟模块提供使能信号(215)，其中时钟模块被配置为当接收到来自输入检测模块的使能信号时，向输入和输出模块提供时钟信号。 | ||
| 申请公布号 | CN105049003A | 申请公布日期 | 2015.11.11 |
| 申请号 | CN201510213861.2 | 申请日期 | 2015.04.29 |
| 申请人 | 恩智浦有限公司 | 发明人 | 汉斯·哈尔贝施塔特 |
| 分类号 | H03K3/356(2006.01)I | 主分类号 | H03K3/356(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 倪斌 |
| 主权项 | 一种同步逻辑电路，包括：输入模块；输出模块；判决逻辑模块，连接在所述输入模块和输出模块之间，并被配置为依赖于从所述输入模块和输出模块提供的当前输入状态，向所述输出模块提供下一输出状态；时钟模块，连接到所述输入模块和输出模块，并被配置为提供用于同步所述输入模块和输出模块的操作的时钟信号；以及输入检测模块，连接到所述输入模块，并被配置为当检测到提供至所述输入模块的输入的改变时，向所述时钟模块提供使能信号，其中所述时钟模块被配置为当接收到来自所述输入检测模块的所述使能信号时，向所述输入模块和输出模块提供时钟信号。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||