发明名称 积层配线基板
摘要
申请公布号 TWI508240 申请公布日期 2015.11.11
申请号 TW099118602 申请日期 2010.06.08
申请人 滨松赫德尼古斯股份有限公司 发明人 藁科祯久
分类号 H01L23/48;H01L23/52 主分类号 H01L23/48
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种积层配线基板,其特征在于,具备:低电阻矽基板,其包含以具有厚度份之深度之环状槽包围之电气通路部;第1绝缘层,其积层于前述低电阻矽基板之一方侧之主面,以使贯通于厚度方向之第1开口对应于前述电气通路部之方式而形成;及第1高电阻矽基板,其积层于前述第1绝缘层之一方侧之主面,以使具有厚度份之深度之第1凹部对应于前述第1开口之方式而形成;且前述低电阻矽基板具有特定之比电阻,前述第1高电阻矽基板具有比前述特定比电阻高之比电阻,于前述第1高电阻矽基板之一方侧之主面及前述第1凹部之内面,经由第1绝缘膜而设有第1配线膜,前述第1配线膜经由前述第1开口与前述电气通路部电性连接。
地址 日本