用于集成电路制造的方法

摘要

本发明提供一种集成电路(IC)制造方法。方法包括接收IC的设计布局，其中设计布局包括多个非重叠的IC区，并且每一个IC区都包括相同的最初IC图案。方法还包括基于位置效应分析将IC区划分为多组，使得相应的一组中的所有IC区都具有基本相同的位置效应。方法还包括：使用包括位置效应的校正模型对每一组中的一个IC区执行校正；以及将校正的IC区复制到相应组中的其他IC区。方法还包括将校正的IC设计布局储存在有形的计算机可读介质中以用于进一步的IC工艺阶段。

主权项

一种方法，包括：接收集成电路(IC)的设计布局，其中，所述设计布局包括多个非重叠的IC区，并且每一个IC区都包括相同的最初IC图案；基于对所述IC设计布局的位置效应分析将所述IC区划分为多组，使得每一组中的所有IC区都具有基本相同的位置效应；使用包括位置效应的校正模型对所述IC设计布局执行校正工艺，从而生成校正的IC设计布局，其中，所述校正工艺包括：对一组中的第一IC区执行第一校正，从而修改所述第一IC区中的最初IC图案，以生成所述第一IC区中的第一校正的IC图案；将所述第一校正的IC图案复制到所述相应的一组中的其他IC区，从而用所述第一校正的IC图案来代替所述其他IC区中的最初IC图案；和对于每一组重复执行所述第一校正步骤和所述复制步骤；以及将所述校正的IC设计布局储存在有形的计算机可读介质中以用于进一步的IC工艺阶段。