发明名称 一种薄膜晶体管阵列基板及其驱动方法与液晶显示器
摘要 本发明公开了一种薄膜晶体管阵列基板及其驱动方法与液晶显示器,所述薄膜晶体管阵列基板的各子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管、一端与第一晶体管的源极相连且另一端与参考电压输出端相连的第一存储电容,同时,所述子像素还包括第二存储电容和第二晶体管,所述第二存储电容的一端与第一晶体管的源极相连、另一端与第二晶体管的漏极相连,所述第二晶体管的源极与参考电压输出端相连、栅极与使能信号输出端相连。由于在本发明所述薄膜晶体管阵列基板中,各子像素均增加了第二存储电容,因而增大了静态显示时的存储电容的电容量,降低了静态显示时的电压转换频率,达到了降低了系统功耗的效果。
申请公布号 CN102778796B 申请公布日期 2015.11.11
申请号 CN201210236108.1 申请日期 2012.07.06
申请人 京东方科技集团股份有限公司;北京京东方显示技术有限公司 发明人 张斌;张亮;胡巍浩
分类号 G02F1/1362(2006.01)I;G02F1/1368(2006.01)I;G02F1/133(2006.01)I;G09G3/36(2006.01)I 主分类号 G02F1/1362(2006.01)I
代理机构 北京同达信恒知识产权代理有限公司 11291 代理人 黄志华
主权项 一种薄膜晶体管阵列基板,包括至少一个由栅极线与数据线相互交叉形成的子像素区域,其中,每个子像素区域对应的子像素包括栅极与栅极线连接且漏极与数据线连接的第一晶体管、一端与该第一晶体管的源极相连且另一端与参考电压输出端相连的第一存储电容,其特征在于,每个子像素还包括一组或多组由第二存储电容和第二晶体管进行串接后所形成的、与所述第一存储电容并联的支路,其中,对于任一组支路:该支路中包含的第二存储电容的一端与第一晶体管的源极相连、另一端与该支路中包含的第二晶体管的漏极相连;该支路中包含的第二晶体管的源极与参考电压输出端相连、栅极与使能信号输出端相连;其中,所述使能信号输出端输出的使能信号由时序控制器TCON控制;且,所述使能信号输出端输出的使能信号是TCON根据数据线上数据信号的相邻帧的状态控制的;当薄膜晶体管阵列基板的子像素进行动态画面显示以使得数据线上数据信号的相邻帧的状态不同时,TCON能够根据数据线上数据信号的相邻帧的状态,控制与该子像素的第二晶体管相对应的使能信号输出端输出能够将第二晶体管设置为开路状态的第一使能信号,以保持驱动电压的电压转换频率不变;而当子像素进行静态画面显示以使得数据线上数据信号的相邻帧的状态相同时,TCON能够根据数据线上数据信号的相邻帧的状态,控制与该子像素的第二晶体管相对应的使能信号输出端输出的能够将第二晶体管设置为导通状态的第二使能信号,以降低驱动电压的电压转换频率。
地址 100015 北京市朝阳区酒仙桥路10号