三维堆叠半导体结构及其制造方法

主权项

一种三维堆叠半导体结构(3D stacked semiconductor structure)，包括：复数个堆叠(stacks)形成于一基板上，且该些堆叠其中之一包括：一多层柱体(multi-layered pillar)包括复数层绝缘层和复数层导电层交替堆叠而成；一介电层(dielectric layer)形成于该多层柱体上；至少一接触孔(contact hole)垂直形成于该些堆叠其中之一，且该接触孔系穿过对应之该堆叠的该介电层、该些绝缘层和该些导电层；一导电体(conductor)形成于该接触孔内并连接对应之该堆叠的该些导电层；和一电荷补捉层(charging trapping layer)至少形成于该些堆叠之侧壁处；其中该导电体之一上表面系高过于对应之该堆叠的该多层柱体之一上表面。