发明名称 一种基于AMS的异步时序电路设计方法
摘要 本发明属于数字电路技术领域,具体的说涉及一种基于AMS的异步时序电路设计方法。本发明的方法主要包括确定所设计的异步时序电路的整体架构;根据异步时序电路的特点将其划分为控制通路和数据通路两部分;以定制的方式完成替代全局时钟的控制通路设计,同时采用传统同步时序电路设计流程,以建立虚拟时钟的方式完成数据通路设计;利用所搭建的AMS仿真平台,对控制通路和数据通路进行仿真、验证,得到形成整体电路的结构。本发明的有益效果为,本发明基于解同步的设计思想,通过对整体系统进行数据通路和控制通路的有效划分,解决了与同步时序电路设计的兼容性问题,大大减少了仿真时间与难度,更有利于实现VLSI设计。
申请公布号 CN105046014A 申请公布日期 2015.11.11
申请号 CN201510477677.9 申请日期 2015.08.06
申请人 电子科技大学 发明人 贺雅娟;万立;马斌;邢彦;甄少伟;罗萍;张波
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 成都点睛专利代理事务所(普通合伙) 51232 代理人 葛启函
主权项 一种基于AMS的异步时序电路设计方法,其特征在于,包括以下步骤:a.确定所设计的异步时序电路的整体架构;b.根据异步时序电路的特点将其划分为控制通路和数据通路两部分;c.以定制的方式完成替代全局时钟的控制通路设计,同时采用传统同步时序电路设计流程,以建立虚拟时钟的方式完成数据通路设计;d.利用所搭建的AMS仿真平台,对控制通路和数据通路进行仿真、验证,得到形成整体电路的结构。
地址 611731 四川省成都市高新区(西区)西源大道2006号