发明名称 INTEGRATING INTELLECTUAL PROPERTY IP BLOCKS INTO A PROCESSOR
摘要 <p>일 실시예에서, 본 발명은 하나 이상의 코어, 메모리 제어기 및 메모리 제어기에 연결된 허브를 갖는 단일 반도체 다이 상에 형성된 장치를 포함한다. 허브는 각자가 제1 프로토콜에 따라 타겟 인터페이스 및 마스터 인터페이스를 통해 주변 제어기와 통신하기 위한 다수의 패브릭을 포함하며, 패브릭들은 업스트림 방향에서는 제1 복수의 타겟 인터페이스를 통해 그리고 다운스트림 방향에서는 제2 복수의 타겟 인터페이스를 통해 직렬로 연결된다. 다른 실시예들이 설명되고 청구된다.</p>
申请公布号 KR101567371(B1) 申请公布日期 2015.11.10
申请号 KR20147005392 申请日期 2012.08.15
申请人 发明人
分类号 G06F13/14;G06F13/16 主分类号 G06F13/14
代理机构 代理人
主权项
地址