发明名称 128ビットプロセッサ上のSKEIN256SHA3アルゴリズム用命令セット
摘要 一実施形態によれば、プロセッサは、第1のSKEIN256 MIX−PERMUTE演算を実行するための第1の命令を受信するための命令デコーダを有し、この第1の命令は、複数の奇数ワードを格納するための第1のストレージロケーションに関連した第1のオペランド、複数の偶数ワードを格納するための第2のストレージロケーションに関連した第2のオペランド、および第3のオペランドを有する。プロセッサは、第1の命令に応答して、第3のオペランドによって示される第3のストレージロケーションから得られる第1のローテート値を用いて複数の奇数ワードおよび複数の偶数ワードに基づいた複数の第1のSKEIN256MIX−PERMUTE演算の複数のラウンド処理を実行するべく、ならびに、第1のオペランドによって新奇数ワードを第1のストレージロケーション示に格納するべく、命令デコーダに連結する第1の実行部をさらに有する。
申请公布号 JP2015532477(A) 申请公布日期 2015.11.09
申请号 JP20150534470 申请日期 2013.06.14
申请人 インテル・コーポレーション 发明人 ウォルリッチ、ギルバート、エム.;ヤップ、カーク、エス.;ゴーパル、ヴィノード
分类号 G06F9/30;G06F9/38;G09C1/00 主分类号 G06F9/30
代理机构 代理人
主权项
地址