发明名称 A METHOD AND A SYSTEM FOR DETERMINING OVERLAP PROCESS WINDOWS IN SEMICONDUCTORS BY INSPECTION TECHNIQUES
摘要 <p>정교한 반도체 디바이스들 내의 오버랩 영역들의 형성은 통상적인 측정 및 설계 기법들에 기초하여 효과적으로 평가될 수 없는 중요한 양상이다. 이러한 이유로, 본 발명은 측정 기법들 및 시스템들을 제공하는바, 여기서 상부 디바이스 패턴들이 동일한 물질층에 전사되며, 따라서 잘-확립된 검출 검사 기법들에 의해 액세스가 가능한 조합 패턴을 형성한다. 이들 조합 패턴들의 일부를 기하학적으로 조정할 때, 오버랩 공정 윈도우들의 체계적인 평가가 달성될 수 있다.</p>
申请公布号 KR101565956(B1) 申请公布日期 2015.11.05
申请号 KR20130107512 申请日期 2013.09.06
申请人 发明人
分类号 H01L21/027;H01L21/66 主分类号 H01L21/027
代理机构 代理人
主权项
地址