发明名称 用于降低执行硬件表移动需要的时间和计算资源的量的方法和系统
摘要 提供了一种计算机系统和一种方法,其在发生转换旁路缓冲器(TLB)错过的情况下,降低执行硬件表移动(HWTW)需要的时间和计算资源的量。如果在执行阶段2(S2)HWTW以在存储阶段1(S1)的页表的位置处查找物理地址(PA)时发生TLB未中,则MMU使用中间物理地址(IPA)来预测相应的PA,由此避免执行S2表查找中的任一个的需求。这极大地降低了当执行这些类型的HWTW读事物时需要被执行的查找的数量,其极大地降低了与执行这些类型的事物相关联的处理开销和性能代偿。
申请公布号 CN105027095A 申请公布日期 2015.11.04
申请号 CN201480011808.8 申请日期 2014.03.04
申请人 高通股份有限公司 发明人 T·曾;A·托兹尼;T·R·曾;P·J·博斯特利
分类号 G06F12/10(2006.01)I 主分类号 G06F12/10(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 张立达;王英
主权项 一种降低与执行硬件表移动(HWTW)相关联的处理开销的计算机系统,所述系统包括:至少一个中央处理单元(CPU),所述CPU运行主机操作系统(OS)和系统管理程序,所述系统管理程序控制所述CPU上的至少第一客户OS的执行,所述系统管理程序运行与所述第一客户OS相关联的至少第一虚拟机(VM);与所述CPU通信的物理内存,所述物理内存具有可由物理地址(PA)寻址的物理内存位置,其中,将至少一个页表存储在所述物理内存的物理内存位置处,所述页表包括与用于将中间物理地址(IPA)映射成所述物理内存的真实PA的映射相对应的页表条目;至少一个转换旁路缓冲器(TLB),其存储所述页表条目的子集;以及至少一个内存管理单元(MMU),所述MMU与所述CPU、与所述物理内存以及与所述TLB相通信,其中,所述MMU确定与IPA相关联的页表条目是否被存储在所述TLB中,其中,如果与所述IPA相关联的页表条目未被存储在所述TLB中,则已经发生TLB未中,并且其中,如果发生TLB未中,则所述MMU预测存储与所述IPA相关联的数据处的所述物理内存的PA。
地址 美国加利福尼亚
您可能感兴趣的专利