发明名称 半导体装置的制造方法、评价方法以及半导体装置
摘要 本发明提供一种具备伪沟槽MOS单元,并且市场故障率低的沟槽栅型的半导体装置的制造方法、半导体装置的评价方法以及半导体装置。首先,在n<sup>-</sup>型半导体基板1的正面,形成具备在元件的深度方向上延伸的栅极电极(8)的沟槽MOS单元、和具备在元件的深度方向上延伸的伪栅极电极(18)的伪沟槽MOS单元。接下来,在n<sup>-</sup>型半导体基板(1)的正面上,形成发射极电极(9)以及筛选焊盘DG。筛选焊盘DG与伪栅极电极(18)连接。接下来,在发射极电极(9)与筛选焊盘DG之间施加规定电压,来进行针对伪栅极绝缘膜(17)的筛选。接下来,通过覆盖发射极电极(9)以及筛选焊盘DG的镀膜(13),来将发射极电极(9)与筛选焊盘DG短路,从而完成产品。
申请公布号 CN105023845A 申请公布日期 2015.11.04
申请号 CN201510151867.1 申请日期 2015.04.01
申请人 富士电机株式会社;株式会社电装 发明人 百田圣自;阿部和;河野宪司;田边广光
分类号 H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 刘建
主权项 一种半导体装置的制造方法,其中,该半导体装置具备多个沟槽栅结构,该沟槽栅结构具备在元件的深度方向上延伸的栅极电极,多个所述沟槽栅结构由有助于元件的控制的第1沟槽栅结构和无助于元件的控制的第2沟槽栅结构构成,所述半导体装置的制造方法包含:第1工序,在半导体基板的正面侧,形成多个所述沟槽栅结构;第2工序,在所述半导体基板的正面上,形成连接有多个所述沟槽栅结构中的一个以上的所述沟槽栅结构的所述栅极电极的电极焊盘;第3工序,在具有栅极电位以外的电位的电极部与所述电极焊盘之间施加规定电压,进行对与所述电极焊盘连接的所述栅极电极所接触的栅极绝缘膜施加所述规定电压的筛选;和第4工序,在所述第3工序后,使所述电极部与所述电极焊盘短路,形成具备与所述电极焊盘连接的所述栅极电极的所述第2沟槽栅结构。
地址 日本神奈川县