发明名称 半导体器件及其制造方法
摘要 本发明提供一种半导体器件及其制造方法,该半导体器件具备MOS晶体管,包含:柱状半导体层;第一漏极或源极区域,形成于所述柱状半导体层的底部;栅极电极,隔着第一绝缘膜形成以包围该柱状半导体层的侧壁;外延半导体层,形成于所述柱状半导体层上面上部;及第二源极或漏极区域,至少形成于所述外延半导体层;所述第二源极或漏极区域的上面的面积,较所述柱状半导体层的上面的面积为大。本发明可降低柱状硅层上部的硅化物的细线效应。此外,通过降低硅化物与上部扩散层间的界面电阻,可改善晶体管特性。此外,可实现不会产生接触窗与栅极间的短路的构造。
申请公布号 CN105023948A 申请公布日期 2015.11.04
申请号 CN201510472710.9 申请日期 2010.04.28
申请人 新加坡优尼山帝斯电子私人有限公司 发明人 舛冈富士雄;新井绅太郎
分类号 H01L29/78(2006.01)I;H01L29/08(2006.01)I;H01L29/417(2006.01)I;H01L21/336(2006.01)I;H01L21/8238(2006.01)I;H01L21/84(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 隆天知识产权代理有限公司 72003 代理人 赵根喜;李昕巍
主权项 一种半导体器件,具备MOS晶体管,其特征在于,具备:柱状半导体层,借由蚀刻衬底而形成;第一漏极或源极区域,形成于所述柱状半导体层的底部;栅极电极,隔着第一绝缘膜形成以包围该柱状半导体层的侧壁;外延半导体层,形成于所述柱状半导体层上面上部,且为较所述柱状半导体层上面上部的面积为大的圆形形状;及第二漏极或源极区域,形成于所述柱状半导体层上部及所述外延半导体层;所述第二漏极或源极区域的上面的面积,较所述柱状半导体层的上面的面积为大;所述MOS晶体管由至少两个柱状半导体层所构成,而在该至少两个柱状半导体层上部所形成的圆形形状的所述外延半导体层彼此相互连接,而成为共通的漏极或源极区域;在所述第二漏极或源极区域的上面形成有硅化物层;形成于所述硅化物层上的接触窗的面积较所述硅化物层的上面的面积为小。
地址 新加坡柏龄大厦