具有同级不同电阻器的集成电路

摘要

本申请公开一种集成电路100，该电路包含在介电层102上方的三个薄膜电阻器106、108、110。第一电阻器主体116只包括底部薄膜层104，并且第一电阻器头部118包括底部薄膜层104、中间薄膜层112和顶部薄膜层128。第二电阻器主体120和头部122包括所有三个薄膜层104、112、128。第三电阻器主体l24不包括中间薄膜层。三个电阻器使用两个蚀刻掩模来形成。

主权项

一种集成电路，包括：介电层；第一电阻器，其设置在所述介电层上方，所述第一电阻器包括第一主体和第一头部，所述第一主体包括底部薄膜层并且不包括中间薄膜层和顶部薄膜层，所述第一头部包括所述底部薄膜层，所述中间薄膜层设置在所述底部薄膜层上方并与所述底部薄膜层形成电连接，并且所述顶部薄膜层设置在所述中间薄膜层上方并与所述中间薄膜层形成电连接；第二电阻器，其在所述介电层上方，所述第二电阻器包括第二主体和第二头部，所述第二主体和所述第二头部包括所述底部薄膜层、所述中间薄膜层和所述顶部薄膜层；以及第三电阻器，其设置在所述介电层上方，所述第三电阻器包括第三主体和第三头部，所述第三主体包括所述顶部薄膜层并且不包括所述中间薄膜层。