| 摘要 |
<p>第１（１０４）および第２（１０６）のデータインタフェースは、複数のメモリバンク（１０９Ａ〜１０９Ｄ）に対するデータ送受信を行う。第１のデータインタフェース（１０４）は、第１のバスサイズ（ｂｓ１）および第１のクロック周波数（ｃｌｋ１）を使用する。第２のデータインタフェース（１０６）は、第２のバスサイズ（ｂｓ２）および第２のクロック周波数（ｃｌｋ２）を使用する。第２のバスサイズ（ｂｓ２）は、第１のバスサイズ（ｂｓ１）の整数倍である。第１のクロック周波数（ｃｌｋ１）は、第２のクロック周波数（ｃｌｋ２）の整数倍である。チャネライザモジュール（１０５）は、第２のデータインタフェース（１０６）からのデータを第１のバスサイズ（ｂｓ１）のデータセグメントに分割し、これらを複数のメモリバンク（１０９Ａ〜１０９Ｄ）のうちの指定されたメモリバンクへ第１のクロック周波数（ｃｌｋ１）を用いて送信する。チャネライザモジュール（１０５）はまた、第１のバスサイズ（ｂｓ１）および第１のクロック周波数（ｃｌｋ１）に従って複数のメモリバンク（１０９Ａ〜１０９Ｄ）からデータを受信し、当該データを第２のバスサイズ（ｂｓ２）となるように結合し、そのデータを、第２のクロック周波数（ｃｌｋ２）を用いて第２のデータインタフェース（１０６）へ送信する。</p> |
