単一のポリ層を有する浮遊ゲートメモリセルの半導体メモリアレイを形成する自己整列方法

摘要

半導体メモリセルを形成する方法であって、同じポリ層から浮遊ゲート及びコントロールゲートを形成することを含む。絶縁、導電及び第２の絶縁材料の層が、基板の上に形成される。トレンチが、導電層へ下方に延在し、導電層を露出する、第２の絶縁材料に形成される。スペーサが、トレンチに形成され、導電層の一部を露出するトレンチの底部の小さく、かつ画定された隙間により離間される。その後、トレンチは、隙間を通って異方性エッチングを行うことにより、露出した導電層の一部を通って形成される。トレンチは、第３の絶縁材料で満たされる。導電層の選択された部分は除去され、第３の絶縁材料によって離間されたその２つのブロックが残される。