电压控制电路及半导体记忆装置

摘要

根据本发明之实施形态，提供一种具有第1 NMOS电晶体、第2 NMOS电晶体、运算放大器及调整电路之电压控制电路。第1 NMOS电晶体其汲极连接于输入节点侧之第1节点，源极连接于输出节点侧之第2节点，闸极经由第3节点连接于上述第1节点。第2 NMOS电晶体其汲极连接于第3节点，源极连接于第1基准电位。运算放大器其非反转输入端子连接于第2节点与第2基准电位之间之参照节点，反转输入端子连接于参照电位，输出端子连接于第2 NMOS电晶体之闸极。调整电路系于输出节点之电位超过目标值之情形时形成自第1线向第2线之放电路径。第1线系连接第1 NMOS电晶体之源极及第2节点之线。第2线系连接第3节点及第2 NMOS电晶体之汲极之线。