藉由覆盖浅沟槽隔离区域的较优整合性高介电系数金属闸极堆叠

主权项

一种制造积体电路的方法，系包括：形成由第一掩膜层和第二掩膜层构成的双重图案化硬掩膜层，该第一掩膜层在半导体层之表面上以及该第二掩膜层形成在该第一掩膜层上；在半导体装置的该半导体层中，藉由使用第一介电材料形成沟渠隔离区域穿过该双重图案化硬掩膜层，该沟渠隔离区域侧向刻画该半导体层中的主动区域；在该第一介电材料上，藉由使用第二介电材料形成覆盖层，该第一及第二介电材料具有不同的材料组成；在藉由使用该第二介电材料形成该覆盖层之前或之后，执行退火制程；移除该第二介电材料以暴露该第一掩膜层；在暴露该第一介电材料下，对由该第二介电层构成之该覆盖层执行凹陷蚀刻制程，该第二介电层具有上表面且位在低于该第一掩膜层之上表面的一高度处；以及在该主动区域及包含该覆盖层的该沟渠隔离区域上，形成闸极电极结构。