发明名称 垂直无结环栅MOSFET器件的结构及其制造方法
摘要 本发明提供的是一种垂直无结环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101,漏区111位于器件的最低端;在衬底101上外延生长漏扩展区106,沟道区107,和源区108,栅氧化层109包围整个沟道区107,在栅氧化层109上淀积多晶硅栅110。所述漏扩展区106、沟道区107、源区108和漏区111的掺杂类型与浓度相同,均为n+掺杂,掺杂浓度为1×10<sup>19</sup>~8×10<sup>19</sup>cm<sup>-3</sup>;所述多晶硅栅110为p+掺杂,掺杂浓度为5×10<sup>19</sup>cm<sup>-3</sup>。本发明提供一种有效抑制短沟道效应的作用的垂直无结环栅MOSFET结构,还提供一种可以简化工艺流程,灵活控制栅长和硅体区厚度的垂直无结环栅MOSFET的制造方法。
申请公布号 CN102983171B 申请公布日期 2015.10.28
申请号 CN201210532877.6 申请日期 2012.12.11
申请人 哈尔滨工程大学 发明人 王颖;单婵;曹菲;胡海帆
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L29/10(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 代理人
主权项 垂直无结环栅MOSFET器件的结构为:包括底层n型硅晶圆衬底(101),漏区(111)位于器件的最低端;其特征是:在n型硅晶圆衬底(101)上外延生长漏扩展区(106),沟道区(107),和源区(108),栅氧化层(109)包围整个沟道区(107),在栅氧化层(109)上淀积多晶硅栅(110),所述漏扩展区(106)、沟道区(107)、源区(108)和漏区(111)的掺杂类型与浓度相同,均为n+掺杂,掺杂浓度为1×10<sup>19</sup>~8×10<sup>19</sup>cm<sup>‑3</sup>;所述多晶硅栅(110)为p+掺杂,掺杂浓度为5×10<sup>19</sup>cm<sup>‑3</sup>;所述沟道区(107)沟道长度为10~20nm;所述沟道区(107)成圆柱体,所述多晶硅栅(110)和栅氧化层(109)成圆环状。
地址 150001 黑龙江省哈尔滨市南岗区南通大街145号哈尔滨工程大学科技处知识产权办公室