发明名称 基于DDR2SDRAM阵列分段存储的无缝采集方法
摘要 本发明公开了一种基于DDR2SDRAM阵列分段存储的无缝采集方法,采用多个由存储器DDR2SDRAM、三维波形数字图像处理器与三维数据点阵组成的存储映射单体,流水线式地轮流进行波形数据存储、映射,采集系统不会因映射等操作停止采集,减小死区时间,实现了无缝采集。其中DDR2SDRAM划分为多个存储单元,每个存储单元存储触发得到的一幅波形,在不加大死区时间的情况下,提高了存储深度。采用本发明的示波器,在慢速时基档位时利用DDR2SDRAM阵列的分段存储和多个DDR2SDRAM的轮流存储实现无缝采集,在快速时基档位时利用DDR2SDRAM阵列的分段存储即可实现短时间内的无缝采集。<pb pnum="1" />
申请公布号 CN103325426B 申请公布日期 2015.10.28
申请号 CN201310167484.4 申请日期 2013.05.09
申请人 电子科技大学 发明人 杨扩军;侯义贝;蒋俊;叶芃
分类号 G11C29/56(2006.01)I;G01R13/02(2006.01)I 主分类号 G11C29/56(2006.01)I
代理机构 成都行之专利代理事务所(普通合伙) 51220 代理人 温利平
主权项 一种基于DDR2 SDRAM阵列分段存储的无缝采集方法,其特征在于包括以下步骤:(1)、将DDR2 SDRAM、三维波形数字图像处理器TD‑WDGP、三维数据点阵GDM组成存储映射单体;示波器采集系统采用多个存储映射单体并行进行采样数据的存储与映射,存储映射单体的配置数量为N≥f<sub>s</sub>/f<sub>m</sub>+1,其中,f<sub>s</sub>为模数转换器ADC采样速率,f<sub>m</sub>为三维波形数字图像处理器TD‑WDGP与三维数据点阵GDM对采样点的映射速率;存储映射单体对采样数据的存储与映射包括以下步骤:2.1)、存储映射单体被数据流控制选择器选中后,DDR2控制器向DDR2 SDRAM写入从FIFO读取的采样数据;DDR2 SDRAM边存储边对内存进行检测,如果内存未存满则继续存储数据,如果内存存满,进入步骤2.2);2.2)、三维波形数字图像处理器TD‑WDGP和三维数据点阵GDM对DDR2 SDRAM中的L幅波形数据进行映射,具体方法为:三维波形数字图像处理器TD‑WDGP从DDR2 SDRAM读取一个采样点,根据时间信息和幅值大小计算出该采样点在三维数据点阵GDM中的对应地址,根据对应地址在三维数据点阵GDM读出该采样点的概率信息值,累加一个概率步进值得到更新概率信息值,概率步进值根据实际情况设置,再将更新概率信息值重新写入该采样点在三维数据点阵GDM中的对应地址;映射过程采用流水线方式,三维波形数字图像处理器TD‑WDGP从DDR2 SDRAM读取一个采样点后,在该采样点转入对应地址计算的同时从DDR2 SDRAM读取下一个采样点;映射过程的时钟满足f<sub>s</sub>≤f<sub>p</sub>,f<sub>p</sub>为GDM向示波器显示模块的送显速率;2.3)、三维数据点阵GDM将映射得到的波形数据送入显示存储器中,同时三维数据点阵GDM中的三维数据库清零;2.4)、送显完成后,存储映射单体进行初始化,恢复空闲状态,等待选择器的再次选中;根据实际情况将每个存储映射单体中的DDR2 SDRAM平均划分为L个存储单元,每个DDR2 SDRAM存储单元存储一次有效触发得到的采样数据,采样<pb pnum="1" />点数记为D;在FPGA内部设置DDR2控制器;(2)、采集系统对波形进行持续的模数转换器ADC采样,每次有效触发得到的采样数据经降速处理后存储于FPGA的FIFO中,FIFO可缓存的采样点数记为M,根据实际情况设置,且M≤D,当FIFO缓存的采样点数达到M,DDR2控制器从FIFO读取采样数据,作为一幅波形数据存入数据流控制选择器当前选择的存储映射单体的DDR2 SDRAM的存储单元中;DDR2 SDRAM共计可存储L幅波形数据,每幅波形数据包括D个采样点;(3)、当前DDR2 SDRAM存满后,数据流控制选择器重新选择空闲存储映射单体接收采样数据,与此同时DDR2 SDRAM存满的存储映射单体中的三维波形数字图像处理器TD‑WDGP和三维数据点阵GDM对DDR2 SDRAM中的L幅波形数据进行映射与送显;示波器配置两个显示存储器,轮流接收存储映射单体发送的波形数据;(4)、存储映射单体送显完毕后,恢复空闲状态,等待数据流控制选择器的再次选中。
地址 611731 四川省成都市高新区(西区)西源大道2006号