发明名称 |
一种基于记忆非线性系统的预失真方法以及预失真装置 |
摘要 |
本发明为了使记忆非线性系统的输入输出关系保持线性,根据分段线性化思想提出一种基于记忆非线性系统的预失真方法以及预失真装置。本发明先确定记忆非线性模块的记忆深度,即确定当前输出与之前哪几个时刻的输入相关,再根据记忆深度,求得各相关时刻的输入与当前输出关系,充分考虑了记忆特性对当前输出的影响。并且,本发明采用分段线性化的方式描述过去每个时刻输入与当前时刻输出之间的非线性关系,其核心思想是将非线性区域分成若干段,在每段内采取线性化处理,只要合理设置分段步长,折线与曲线就可达到所需要的近似度。 |
申请公布号 |
CN102394846B |
申请公布日期 |
2015.10.28 |
申请号 |
CN201110355233.X |
申请日期 |
2011.11.10 |
申请人 |
电子科技大学 |
发明人 |
胡明;唐友喜 |
分类号 |
H04L25/49(2006.01)I |
主分类号 |
H04L25/49(2006.01)I |
代理机构 |
电子科技大学专利中心 51203 |
代理人 |
李明光 |
主权项 |
一种基于记忆非线性系统的预失真处理方法,其特征在于,包括以下步骤:a、测试序列生成模块产生测试输入数据并输入至记忆非线性模块;b、信号检测与分析模块接收到记忆非线性模块返回的测试输出数据之后,对测试输入数据与测试输出数据进行分析,确定记忆非线性模块的记忆深度,然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系,并将所述关系用分段线性化的方式表示y<sub>n</sub>=f(x<sub>n</sub>)+f(x<sub>n‑1</sub>)+f(x<sub>n‑2</sub>)+…+f(x<sub>n‑m</sub>);m为记忆深度,n表示当前时刻,y<sub>n</sub>为当前时刻输出,n‑1表示过去的第1个时刻,n‑2表示过去的第2个时刻,n‑m表示过去的第m个时刻,f(x<sub>n</sub>)代表当前时刻输出与当前时刻输入之间的关系,f(x<sub>n‑1</sub>)代表当前时刻输出与过去1个时刻输入之间的关系,f(x<sub>n‑2</sub>)代表当前时刻输出与过去2个时刻输入之间的关系,f(x<sub>n‑m</sub>)代表当前时刻输出与过去m个时刻输入之间的关系;c、预失真模块接收到来自信号源的输入信号后,利用求得的分段线性关系对记忆非线性模块的输出信号进行提前预估,并依据预估结果对接收到的输入信号进行线性化预处理。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |