| 摘要 |
<p>método e circuito gerador de pulso síncrono disparado por comando proveniente de outro domínio de relógio, dito circuito, que está conectado entre um domínio de origem (relógio_a) e um domínio de destino (relógio_b), compreendendo três blocos (501, 502, 503) ligados em série, cada bloco contendo, pelo menos, um flip-flop tipo d (511, 512, 513). o primeiro bloco (501), constituindo um amostrador com relógio_a, compreende ainda uma porta lógica ou (531); o segundo e o terceiro blocos compreendem, além de ditos flip-flops tipo d um primeiro e um segundo multiplexadores (522, 523), a entrada de cada um destes recebendo o sinal de saída (q) do flip-flop precedente e a saída estando ligada à entrada d do flip-flop seguinte. o método compreende a ativação do gerador mediante a coincidência de níveis lógicos altos nos sinais de enable e de dado_escrita_a aplicados ao flip-flop (511) do primeiro bloco (501).</p> |
