发明名称 2 LOW LATENCY TWO-LEVEL INTERRUPT CONTROLLER INTERFACE TO MULTI-THREADED PROCESSOR
摘要 <p>다중 스레드 프로세서에서 인터럽트 레이턴시 시간을 감소시키기 위한 시스템들 및 방법이 제공된다. 제 1 인터럽트 제어기는 다중 스레드 프로세서에 연결된다. 제 2 인터럽트 제어기는 제 1 인터럽트 및 제 1 벡터 식별자를 제 1 인터럽트 제어기에 전달하도록 구성되며, 여기서 제 1 인터럽트 제어기는 제 1 인터럽트 및 제 1 벡터 식별자를 처리하고 처리된 인터럽트를 다중 스레드 프로세서의 스레드에 전송하도록 구성된다. 다중 스레드 프로세서가 언제 제 2 인터럽트를 수신할 준비가 되는지를 결정하도록 로직이 구성된다. 다중 스레드 프로세서가 제 2 인터럽트를 수신할 준비가 되었다는 표시를 제 2 인터럽트 제어기에 전달하기 위해 전용 라인이 사용된다.</p>
申请公布号 KR101563576(B1) 申请公布日期 2015.10.27
申请号 KR20147012326 申请日期 2012.10.04
申请人 发明人
分类号 G06F13/24 主分类号 G06F13/24
代理机构 代理人
主权项
地址