| 摘要 |
Herkömmliche RAM Speicherbausteine ermöglichen einen wahlfreien Zugriff auf die abgelegten Daten, verfügen allerdings nicht über Mechanismen zur Auswahl geeigneter Datensätze. Dies führt regelmäßig bei unscharfen Suchvorgängen zur Notwendigkeit des Transfers großer Datenmengen zum Prozessor mit nachteiligem Zeitbedarf und Leistungsverbrauch. Die Erfindung beschreibt einen neuartigen dynamischen RAM Speicherbaustein, welcher neben dem herkömmlichen Spaltendekoder über einen zusätzlich an dessen Spaltenregister angedockten Addiererbaum verfügt, dessen Summanden wiederum durch einen Satz von Maskenregistern ausgewählt werden. Dies ermöglicht eine schnelle Berechnung von Partialsummen aus den Daten zwecks Vorauswahl von Datensätzen für Algorithmen der Mustererkennung und künstlichen Intelligenz bereits auf dem Speicherbaustein. Somit wird der Engpass des Datenbus zwischen Speicher und Prozessor umgangen und die Zahl der pro Zeiteinheit analysierbaren Datensätze vervielfacht. |
