| 摘要 |
Gemäß einer Ausführungsform ist ein Chip (100) beschrieben, der mehrere Versorgungsleitungen (101, 102) aufweist, die mehrere Zellflächen (103, 104) begrenzen, sowie in Gatter (105), das einen ersten Transistor (106) und einen zweiten Transistor (107) aufweist, wobei sich der erste Transistor (106) in einer ersten Zellfläche (103) der mehreren Zellflächen (103, 104) befindet und der zweite Transistor (107) sich in einer zweiten Zellfläche (104) der mehreren Zellflächen (103, 104) befindet, so dass eine Versorgungsleitung (101, 102) der mehreren Versorgungsleitungen (101, 102) zwischen der ersten Zellfläche (103) und der zweiten Zellfläche (104) liegt. |
