| 发明名称 | 垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法 | ||
| 摘要 | 本发明公开了一种垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法，该器件从下往上依次包括硅衬底、弛豫SiGe缓冲层、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>虚衬底、n<sup>+</sup>δ掺杂层、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>间隔层、应变Si沟道、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>中间层、应变Si<sub>0.5</sub>Ge<sub>0.5</sub>沟道、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>帽层和应变Si帽层。本发明采用张应变Si材料作n-MOSFET沟道，压应变SiGe材料作p-MOSFET沟道，n-MOSFET与p-MOSFET采用垂直层叠结构，二者共用一个多晶SiGe栅电极，电子和空穴的迁移率均有较大提高，提高了芯片的集成度、速度，为Si基器件和集成电路的高速、高频化发展开辟新的技术途径。 | ||
| 申请公布号 | CN104992942A | 申请公布日期 | 2015.10.21 |
| 申请号 | CN201510411372.8 | 申请日期 | 2015.07.03 |
| 申请人 | 西安电子科技大学 | 发明人 | 舒斌;吴继宝;范林西;陈景明;张鹤鸣;宣荣喜;胡辉勇;宋建军;王斌 |
| 分类号 | H01L27/092(2006.01)I;H01L21/8238(2006.01)I;H01L29/165(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L27/092(2006.01)I |
| 代理机构 | 代理人 | ||
| 主权项 | 一种垂直层叠应变Si/SiGe异质结CMOS器件结构，其特征在于，从下往上依次包括硅衬底、弛豫SiGe缓冲层、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>虚衬底、n+δ掺杂层、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>间隔层、应变Si沟道、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>中间层、应变Si<sub>0.5</sub>Ge<sub>0.5</sub>沟道、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>帽层和应变Si帽层；弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>间隔层上左侧设有源极，右侧设有漏极，源极和漏极分别位于由应变Si沟道、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>中间层、应变Si<sub>0.5</sub>Ge<sub>0.5</sub>沟道、弛豫Si<sub>0.7</sub>Ge<sub>0.3</sub>帽层和应变Si帽层连接而成的立方体结构的两侧，应变Si帽层上方一侧设有SO<sub>2</sub>层和多晶SiGe栅极。 | ||
| 地址 | 710071 陕西省西安市太白南路2号 | ||