一种围栅异质结器件

摘要

本发明涉及半导体器件技术领域，具体涉及一种围栅异质结器件。本发明的围栅异质结器件，主要采用第二类半导体与第三类半导体形成异质结，并在欧姆接触S端设置绝缘层，在源漏之间设置有围栅栅极，通过在围栅栅极结构控制栅极沟道的关断及导通；在器件未加电压时，可通过控制围栅栅极里第三类半导体的厚度和掺杂的正负离子浓度使得器件是常关器件，通过栅漏之间和源漏之间的生长长度实现器件的正反向耐压。本发明的有益效果为围栅异质结器件是常关器件，能在异质结型HEMTs中集成、版图和工艺兼容性好，在高温高场环境下性能稳定，还具有电路耐压值可控的优点。

主权项

一种围栅异质结器件，包括从下往上依次设置的第一类半导体衬底(100)、第二类半导体薄膜(200)和第三类半导体薄膜(300)，所述第二类半导体薄膜(200)和第三类半导体薄膜(300)在连接处形成异质结；所述第三类半导体薄膜(300)的两端分别设置有第一欧姆接触(301)和第二欧姆接触(302)；所述异质结界面处从靠近第一欧姆接触(301)一端到靠近第二欧姆接触(302)一端依次具有第一沟道(201)、第二沟道(202)和第三沟道(203)；所述第二欧姆接触(302)远离第一欧姆接触(301)的一侧具有第一绝缘体(400)，所述第一绝缘体(400)的底面与第二类半导体薄膜(200)的上表面连接；所述第一欧姆接触(301)与第二欧姆接触(302)之间具有栅极(303)，所述栅极(303)为围栅结构；所述栅极(303)包括第二绝缘体(500)和设置在第二绝缘体(500)上表面的金属区(600)，所述第二绝缘体(500)位于第一类半导体衬底(100)上表面，所述第二类半导体薄膜(200)和第三类半导体薄膜(300)沿器件横向方向穿过第二绝缘体(500)，所述金属区(600)、第二绝缘体(500)及位于第二绝缘体(500)中的第三类半导体薄膜(300)和第二类半导体薄膜(200)形成MIS结构；所述第二沟道(202)位于MIS结构中第三类半导体(300)的正下方，所述第一沟道位于栅极(303)与第一欧姆接触(301)之间的第三类半导体薄膜(300)正下方，所述第三沟道位于栅极(303)与第二欧姆接触(302)之间的第三类半导体薄膜(300)正下方。