| 摘要 |
<p>본 발명은, 도체 패턴을 적층할 때에 각 도체층의 높이 편차를 억제하여 최상층의 도체 패턴 상면의 평탄성을 확보하는 것이다. 그 해결 수단으로서는, 전자 부품은, 제1 도체 패턴(P1)을 포함하는 제1 도체층과 제1 도체층을 덮는 제1 절연층과 제1 절연층을 관통하고, 제1 도체 패턴(P1)의 표면과 측면을 노출시키는 제1 개구(h1)와 제1 절연층상에 설치되고, 제1 개구(h1)를 통하여 제1 도체 패턴(P1)에 접속된 제2 도체 패턴(P2)를 포함하는 제2 도체층을 구비한다. 제1 개구(h1)의 내측의 평면 영역인 제1 개구 영역은, 제1 도체 패턴(P1)가 형성된 제1 영역과 제1 도체 패턴(P1)가 형성되어 있지 않은 제2 영역을 가지며, 제2 도체 패턴(P2)는, 제1 개구(h1)의 제1 영역과 제2 영역의 양쪽에 매립되어 있다.</p> |
