发明名称 |
一种无运放高电源抑制比带隙基准源电路 |
摘要 |
本发明提出一种无运放高电源抑制比带隙基准源电路,包括基准电流产生电路和输出电路,其中,还包括:偏置电路,偏置电路包括偏置PMOS管和偏置NMOS管,偏置PMOS管与基准电流产生电路中的PMOS管并联;偏置PMOS管的漏极与偏置NMOS管漏极相连;偏置NMOS管的栅极与基准电流产生电路中第一NMOS管的漏极连接,偏置NMOS管的源极与基准电流产生电路中第二NMOS管的源极连接;第二NMOS管的漏极和栅极相连;输出电路包括串联的第一电阻和第二电阻、串联的第零三极管和第一三极管。增加了偏置电路,可以保证基准电流产生电路中NMOS管漏极电压保持一致,不会随电源电压的变化使得电路的基准电流有变化,提高了输出电压对于电源变化的抑制能力。 |
申请公布号 |
CN104977970A |
申请公布日期 |
2015.10.14 |
申请号 |
CN201510397777.0 |
申请日期 |
2015.07.08 |
申请人 |
北京兆易创新科技股份有限公司 |
发明人 |
邓龙利;刘铭 |
分类号 |
G05F1/567(2006.01)I |
主分类号 |
G05F1/567(2006.01)I |
代理机构 |
北京品源专利代理有限公司 11332 |
代理人 |
胡彬;邓猛烈 |
主权项 |
一种无运放高电源抑制比带隙基准源电路,包括基准电流产生电路和输出电路,其特征在于,还包括:偏置电路,所述偏置电路包括偏置PMOS管和偏置NMOS管,所述偏置PMOS管与基准电流产生电路中的PMOS管并联;所述偏置PMOS管的漏极与所述偏置NMOS管漏极相连;所述偏置NMOS管的栅极与基准电流产生电路中第一NMOS管的漏极连接,所述偏置NMOS管的源极与基准电流产生电路中第二NMOS管的源极连接;所述第二NMOS管的漏极和栅极相连;所述输出电路包括串联的第一电阻和第二电阻、串联的第零三极管和第一三极管,所述第一电阻两端分别连接第零三极管和第一三极管的基极,所述第二电阻两端分别连接第零三极管的基极与发射极,所述第一三极管的基极与集电极相连,所述第一三极管的发射极与所述第零三极管的集电极相连,且连接点作为电压输出端。 |
地址 |
100083 北京市海淀区学院路30号科大天工大厦A座12层 |