一种基于FPGA的时钟频率调整锁相方法

摘要

本发明公开了一种基于FPGA的时钟频率调整锁相方法，包括了外部标准参考信号输入模块，本地时钟模块，输入信号处理及系统时钟频率调整模块，本地标准时钟信号产生模块，外部标准参考信号输入模块为系统提供标准的参考时钟信号；本地时钟模块为系统提供本地参考时钟；输入信号处理及系统时钟频率调整模块对本地时钟模块提供的时钟信号进行处理，对输入的外部参考信号进行频率、相位的测量，产生时钟频率调整所需的数据；本地标准时钟信号产生模块使用经时钟频率调整模块调整后的时钟来产生本地标志时钟信号，并反馈回时钟频率调整模块，时钟频率调整模块将其与外部参考信号进行比较、计算后，又继续调整系统时钟频率，并最终使本地标准时钟产生模块产生的本地标准信号锁定到外部输入的标准参考信号上。

主权项

在基于FPGA的时钟调整锁相技术，其特征在于，包括：输入信号处理及系统时钟频率调整模块，负载处理外部输入的标准参考信号，包括完成对外部输入的标准参考信号进行测量并处理、保存性能数据，并调整系统时钟信号的频率；本地时钟模块为系统提供本地参考时钟；本地标准时钟信号产生模块，负责产生锁定到外部输入标准参考信号上的本地时钟信号，并反馈回系统时钟频率调整模块进行闭环控制，提高系统的稳定度。