阵列基板驱动电路

摘要

本实用新型涉及一种阵列基板驱动电路，包括若干个阵列基板行驱动单元，所述阵列基板行驱动单元包括若干晶体管、第一电容、第二电容、第三电容、第四电容、输入端、第一时钟信号端、第二时钟信号端、第三时钟信号端、高电平输入端、低电平输入端和输出端，若干所述晶体管包括：第一晶体管至第十三晶体管。上述阵列基板驱动电路，通过设计GOA单元，提高了GOA信号的饱和度，提高了GOA驱动信号的稳定性能，降低了GOA单元电路的噪音，使其分别给每一行的像素电路提供必需稳定的GOA信号。

主权项

一种阵列基板驱动电路，包括若干个阵列基板行驱动单元，其特征在于，所述阵列基板行驱动单元包括若干晶体管、第一电容、第二电容、第三电容、第四电容、输入端、第一时钟信号端、第二时钟信号端、第三时钟信号端、高电平输入端、低电平输入端和输出端，若干所述晶体管包括：第一晶体管至第十三晶体管；所述第一晶体管的源极连接所述输入端、栅极连接所述第一时钟信号端；所述第二晶体管的源极连接所述第二时钟信号端并通过所述第一电容连接所述第一晶体管的漏极、栅极连接所述第一晶体管的源极；所述第三晶体管的源极连接所述第一时钟信号端、栅极连接所述第一晶体的漏极、漏极通过所述第二电容连接所述低电平输入端；所述第四晶体管的源极连接所述低电平输入端、栅极连接所述第三晶体管的源极、漏极连接所述第三晶体管的漏极；所述第五晶体管的源极连接所述低电平输入端并通过所述第三电容连接所述第五晶体管的漏极、栅极连接所述第二时钟信号端、漏极连接所述第二晶体管的漏极；所述第六晶体管的源极连接所述第三时钟信号端、栅极连接所述第三晶体管的栅极、漏极通过第四电容连接所述低电平输入端；所述第七晶体管的源极连接所述低电平输入端、栅极连接所述第六晶体管的源极、漏极连接所述第六晶体管的漏极；所述第八晶体管的源极连接所述低电平输入端、栅极连接所述第五晶体管的漏极；所述第九晶体管的源极连接所述第八晶体管的漏极、栅极连接所述第四晶体管的漏极；所述第十晶体管的源极连接所述第九晶体管的漏极、栅极连接所述第七晶体管的漏极；所述第十一晶体管的源极连接所述高电平输入端、栅极连接所述第六晶体管的栅极、漏极连接所述第十晶体管的漏极；所述第十二晶体管的源极连接所述低电平输入端、栅极连接所述第十一晶体管的栅极、漏极连接所述输出端；所述第十三晶体管的源极连接所述高电平输入端、栅极连接所述第十晶体管的漏极、漏极连接所述第十二晶体管的漏极。