发明名称 半导体器件及其制造方法
摘要 本发明的各个实施例涉及半导体器件及其制造方法。本发明提供了一种具有改进的性能的半导体器件。该半导体器件具有:第一绝缘膜,其形成在半导体衬底的主表面上;以及第二绝缘膜,其形成在第一绝缘膜上。半导体器件进一步具有:第一开口部,其穿通第二绝缘膜,并且到达第一绝缘膜;第二开口部,其穿通第一绝缘膜,并且到达半导体衬底;以及沟槽部,其形成在半导体衬底中。第一开口部的第一开口宽度和第二开口部的第二开口宽度大于沟槽部的沟槽宽度。沟槽部由第三绝缘膜封闭,同时在沟槽部中留出空间。
申请公布号 CN104979267A 申请公布日期 2015.10.14
申请号 CN201510173234.0 申请日期 2015.04.13
申请人 瑞萨电子株式会社 发明人 山口直
分类号 H01L21/762(2006.01)I 主分类号 H01L21/762(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种半导体器件,包括:半导体衬底;第一绝缘膜,形成在所述半导体衬底的主表面之上,并且包含硅和氧;第二绝缘膜,形成在所述第一绝缘膜之上;第一开口部,穿通所述第二绝缘膜,并且到达所述第一绝缘膜;第二开口部,穿通所述第一绝缘膜的从所述第一开口部暴露出来的部分,并且到达所述半导体衬底;沟槽部,形成在所述半导体衬底的从所述第二开口部暴露出来的部分中;以及第三绝缘膜,形成在所述沟槽部中、在所述第二开口部中、以及在所述第一开口部中,其中所述第二绝缘膜的材料与所述第一绝缘膜的材料不同,其中所述第一开口部的第一开口宽度以及所述第二开口部的第二开口宽度中的每一个均大于所述沟槽部的沟槽宽度,以及所述沟槽部由所述第三绝缘膜封闭,同时在所述沟槽部中留出空间。
地址 日本神奈川县