用于三取二安全系统的硬件时钟同步电路

摘要

本发明涉及一种用于三取二安全系统的硬件时钟同步电路，所述的三取二安全系统设有三个相对独立通道电路，每个通道电路包括晶振电路和硬件时钟同步电路，该硬件时钟同步电路包括时钟单元、核心运算单元、反馈补偿单元、驱动控制单元和监督单元；所述的监督单元与核心运算单元连接，所述的核心运算单元与反馈补偿单元、驱动控制单元连接，所述的驱动控制单元与反馈补偿单元连接，所述的反馈补偿单元与时钟单元连接。与现有技术相比，本发明具有低成本、同步速度快、精度高、抗干扰性强等优点。

主权项

一种用于三取二安全系统的硬件时钟同步电路，其特征在于，所述的三取二安全系统设有三个相对独立通道电路，每个通道电路包括晶振电路和硬件时钟同步电路，该硬件时钟同步电路包括时钟单元、核心运算单元、反馈补偿单元、驱动控制单元和监督单元；所述的监督单元与核心运算单元连接，所述的核心运算单元与反馈补偿单元、驱动控制单元连接，所述的驱动控制单元与反馈补偿单元连接，所述的反馈补偿单元与时钟单元连接；由各自的晶振产生三个相对独立的时钟同步信号并与其他两个通道电路的同步信号对比和调整，将调整后的同步信号作为本通道的同步信号，同时输出给其他两个通道作对比；所述的同步信号的调整步骤如下：1)由时钟单元产生同步信号并告知反馈补偿单元；2)反馈补偿单元将本通道的同步信号和其他两通道的同步信号进行对比，分别计算出本通道和其他两通道同步信号的差值；3)核心运算单元通过控制总线操作驱动控制单元，从反馈补偿单元中读取计算出的两个差值；4)核心运算单元读取了两个差值后，判断并计算出本通道的调整值，告知监督单元，当两个差值的绝对值均小于1时，表明时钟已同步，不需要调整，调整值为0；5)监督单元将两个差值与阈值比较，判断哪个通道的时钟为错误时钟，并反馈给核心运算单元；6)核心运算单元通过控制总线操作驱动控制单元，将本通道的调整值告知反馈补偿单元；7)时钟单元根据反馈补偿单元告知的调整值，调整本通道的同步时钟信号，并输出给其他两个通道，然后执行步骤1)。