| 发明名称 | 用于存储器设备中的写辅助的写激励器 | ||
| 摘要 | 提供了一种写辅助激励器电路，其辅助处于写操作中的存储器单元(例如，易失性存储器位单元)即使在供电电压被降低时，也保持存储器核处的电压足够高以用于进行正确的写操作。该写辅助激励器电路可以配置成在待机操作模式期间向位单元核提供存储器供电电压VddM。在写操作模式中，写辅助激励器电路可以向位单元核以及向本地写位线(lwbl)和<img file="DDA0000774722830000011.GIF" wi="264" he="78" />(lwblb)中的至少一者提供降低的存储器供电电压VddM<sub>lower</sub>。此外，写辅助激励器电路还可以向本地写字线(lwwl)提供外围供电电压VddP，其中VddP≥VddM>VddM<sub>lower</sub>。 | ||
| 申请公布号 | CN104981875A | 申请公布日期 | 2015.10.14 |
| 申请号 | CN201480007455.4 | 申请日期 | 2014.01.30 |
| 申请人 | 高通股份有限公司 | 发明人 | C·郑;N·德塞;R·瓦蒂孔达 |
| 分类号 | G11C11/419(2006.01)I | 主分类号 | G11C11/419(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 袁逸 |
| 主权项 | 一种存储器电路，包括：存储器位单元电路，其包括位单元核、本地写位线（lwbl）、<img file="FDA0000774722800000014.GIF" wi="265" he="78" />（lwblb）和本地写字线（lwwl）；耦合到所述存储器位单元电路的写辅助激励器电路，所述写辅助激励器电路配置成：在待机操作模式中向所述位单元核提供存储器供电电压VddM，以及在写操作模式中向所述位单元核以及向所述本地写位线（lwbl）或<img file="FDA0000774722800000011.GIF" wi="270" he="84" />（lwblb）中所选的一个提供降低的存储器供电电压VddM<sub>lower</sub>，其中VddM大于VddM<sub>lower</sub>。 | ||
| 地址 | 美国加利福尼亚州 | ||