| 摘要 |
<p>본 발명은 수축율이 매칭된 적층형 전자부품 및 그 제조 방법에 관한 것으로, 보다 상세하게는 유전체와 자성체의 이종 접합에서 나타날 수 있는 딜라미네이션, 확산 및 크랙, 자성체 및 삽입물 간 갈라짐을 방지할 수 있는 적층형 전자부품 및 그 제조 방법에 관한 것이다. 본 발명에 대한 일 실시 예로, 복수의 자성체 층이 적층되어 형성된 세라믹 본체, 자성체 층 사이에 배치된 비자성체 층, 세라믹 본체 내부에 배치되며, 복수의 내부 코일 패턴이 전기적으로 접속되어 형성된 내부 코일부 및 세라믹 본체의 단면에 형성되며, 내부 코일부와 접속하는 외부전극을 포함하며, 비자성체 층은 NbO계 유전체를 포함하는 적층형 전자부품을 제시한다.</p> |
