半导体记忆体设备读取操作之控制电路

主权项

一种用于一SERDES(串列器与解串列器)型半导体记忆体设备一读取操作之控制电路，包含：一第一延迟单元，其设置成根据一已接收的感应启用信号「IOSTB」来产生并输出一第一延迟信号至一第一全域输入/输出线驱动器，并且根据该已接收的感应启用信号并利用延迟该感应启用信号与由该第一延迟单元接收之一时脉同步来产生一第二延迟信号，来产生并输出该第二延迟信号至一第二全域输入/输出线驱动器；以及一第二延迟单元，其设置成产生一管路锁控制信号来回应该第一延迟信号及该第二延迟信号。