发明名称 |
多芯片封装和在其中提供管芯到管芯互连的方法 |
摘要 |
一种多芯片封装包括:衬底(110),衬底具有第一侧(111)、相对的第二侧(112)以及从第一侧向第二侧延伸的第三侧(213);附着于衬底第一侧的第一管芯(120)以及附着于衬底第一侧的第二管芯(130);以及与衬底第三侧相邻并附着于第一管芯和第二管芯的桥(140)。衬底的任何部分都不在桥下。桥生成了第一管芯和第二管芯之间的连接。或者,桥可以设置于衬底中的腔(615,915)中或衬底和管芯层(750)之间。桥可以构成有源管芯且可以利用引线键合(241,841,1141,1541)附着于衬底。 |
申请公布号 |
CN102460690B |
申请公布日期 |
2015.10.07 |
申请号 |
CN201080028083.5 |
申请日期 |
2010.03.11 |
申请人 |
英特尔公司 |
发明人 |
H·布劳尼施;C-P·秋;A·阿列克索夫;H·欧;S·M·洛茨;J·M·斯旺;S·沙兰 |
分类号 |
H01L23/48(2006.01)I |
主分类号 |
H01L23/48(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
陈松涛;王英 |
主权项 |
一种多芯片封装,包括:衬底,所述衬底具有第一侧、相对的第二侧和从所述第一侧延伸到所述第二侧的第三侧;附着于所述衬底的第一侧的第一管芯以及附着于所述衬底的第一侧的第二管芯;以及与所述衬底的第三侧相邻并附着于所述第一管芯和所述第二管芯的桥,其中所述衬底的任何部分都不在所述桥下方,且其中所述桥生成所述第一管芯和所述第二管芯之间的连接,其中:所述第一管芯和所述第二管芯分别具有包含细间距互连结构的第一部分以及包含粗间距互连结构的第二部分;所述第一部分附着到所述桥,而所述第二部分附着到所述衬底;并且所述桥利用引线键合附着到所述衬底,以及所述桥包括有源管芯,所述有源管芯构成所述多芯片封装的第三管芯。 |
地址 |
美国加利福尼亚 |